News

Embedded World 2016

Added by Yuriy Sharopin almost 2 years ago

Join us at Embedded World – the biggest trade show in the industry!

We'll be in booth 4-216. See you 23-25 February in Nuremberg!

Seminar Schedule

We have prepared a non-stop series of free seminars every day in our booth. The schedule is the same all three days. Make sure to get a front row seat!
09:30–09:50 Complete toolset for a differentiating ARM Cortex-M project
Presenter: Andreas Wallberg, Senior Field Application Engineer
10:00–10:20

How to migrate faster between processors
Presenter: Rafael Taubinger, Senior Field Application Engineer
10:30–10:50

Take control of your embedded application during debug
Presenter: Antje Rohner, Technical Support Engineer
11:00–11:20

Why C/C++ code optimizations matter
Presenter: Bertil Spolander, Senior Development Engineer
11:30–11:50 Debugging techniques for IoT applications
Presenter: Niclas Lindblom, Senior Support Engineer
12:00–12:20

Smart static analysis for all embedded designs
Presenter: Martin Gisbert, Senior Field Application Engineer
12:30–12:50

Reliable tools for functional safety
Presenter: Anders Holmberg, Product Manager
13:00–13:20

Complete toolset for a differentiating ARM Cortex-M project
Presenter: Andreas Wallberg, Senior Field Application Engineer
13:30–13:50

How to migrate faster between processors
Presenter: Rafael Taubinger, Senior Field Application Engineer
14:00–14:20

Take control of your embedded application during debug
Presenter: Antje Rohner, Technical Support Engineer
14:30–14:50

Why C/C++ code optimizations matter
Presenter: Bertil Spolander, Senior Development Engineer
15:00–15:20

Debugging techniques for IoT applications
Presenter: Niclas Lindblom, Senior Support Engineer
15:30–15:50

Smart static analysis for all embedded designs
Presenter: Martin Gisbert, Senior Field Application Engineer
16:00–16:20

Reliable tools for functional safety
Presenter: Anders Holmberg, Product Manager

https://www.iar.com/embeddedworld2016?utm_medium=email&utm_source=Act-On+Software&utm_content=email&utm_campaign=Join%20us%20at%20Embedded%20World%202016&utm_term=View%20the%20complete%20schedule&cm_mmc=Act-On%20Software-_-email-_-Join%20us%20at%20Embedded%20World%202016-_-View%20the%20complete%20schedule

Реализация обучающих курсов компании «Миландр» в 2015 году

Added by Yuriy Sharopin almost 2 years ago

С октября по декабрь 2015 года компания «Миландр» реализовала ряд обучающих мероприятий по работе с микроконтроллерной техникой и оборудованием собственной разработки для специалистов ведущих приборостроительных предприятий России.

С 19 по 23 октября, благодаря сотрудничеству АО «ПКК Миландр» и ИжГТУ, специалисты предприятий Удмуртии (Ижевский мотозавод «Аксион-Холдинг», Сарапульский радиозавод, Ижевский радиозавод) успешно прошли стажировку в АО «ПКК Миландр» по тематике «Программирование микроконтроллеров», выполнив ряд заданий на примере отладочного комплекта для микроконтроллера К1986ВЕ92QI.

В период с 26 по 28 октября в г. Чебоксары было проведено обучение работе с микроконтроллерной техникой специалистов Чебоксарского электроаппаратного завода. План программы включал в себя как работу с 8-разрядными микроконтроллерами (1886ВЕ61У) с использованием языка Assembler, так и программирование 32-разрядных микроконтроллеров (1986ВЕ91Т) на языке Си.

http://milandr.ru/index.php?mact=News,cntnt01,detail,0&cntnt01articleid=975&cntnt01origid=108&cntnt01returnid=146

Микроконтроллер G80 с поддержкой .NET Micro Framework

Added by Yuriy Sharopin almost 2 years ago

Микроконтроллеры с поддержкой платформы .NET Micro Framework дают возможность программистам, ранее писавшим программы только для ПК, с легкостью создавать ПО для встраиваемых приложений. Одной из компаний, активно продвигающих эту технологию, была и остается GHI Electronics. В прошлом году GHI Electronics представила новый чип G80 с поддержкой .NET Micro Framework на базе 180 МГц 32-бит ARM Cortex-M4 микроконтроллера STM32F427VG.

В настоящее время существует условное деление программистов на две категории. Первая категория занимается написанием ПО для ПК (десктопы, серверы, ноутбуки и т.д.). Вторая разрабатывает ПО для встраиваемых систем (микроконтроллеры, ПЛК и т.д.). Различия в самом подходе к программированию у них достаточно значительные. Если в первом случае это программирование в «чистом» виде с высоким уровнем абстракции и огромными ресурсами в виде памяти, то во втором случае это написание программ с конкретной привязкой к железу и чувствительными ограничениями в производительности и памяти.

Программисту, всю жизнь создававшему программы для ПК, сложно перейти к работе со встроенными системами. Для этого нужно изучить множество тонких моментов аппаратной реализации микроконтроллеров. Однако существует платформа .NET Micro Framework (NETMF), которая решает эту проблему.

Вначале стоит пару слов сказать о «старшем брате» NET MF, а точнее о платформе .NET Framework. Эта платформа была разработана для повышения уровня стандартизации и унификации при написании программных приложений. Она позволяет создавать программы, не привязанные к конкретной операционной системе или конкретному аппаратному обеспечению. Конечно, это приводит к увеличению затрачиваемых ресурсов, а сама платформа .NET Framework применяется только для ПК, но не для микроконтроллеров.

подробнее https://www.terraelectronica.ru/news_utr.php?ID=180

Motor Control news from STMicroelectronics

Added by Yuriy Sharopin almost 2 years ago

How to quickly evaluate and develop 3-phase motor control solutions

X-NUCLEO-IHM09M1Based on the comprehensive STM32 Nucleo development environment, our X-NUCLEO-IHM09M1 adapter board with its MC connector is the key building block to ensure an alternative control board connection to power stage evaluation boards. Developers benefit from the embedded software libraries and large number of ready-to-use examples and demonstration code included in our comprehensive STM32 ODE.

5 new boards to develop greener and more reliable motor control applications

STEVAL-IPM05FAs part of ST's motor control ecosystem, ST offers a new range of affordable and versatile SLLIMM™ motor control power boards to help developers get more out of our 2nd series of IGBT intelligent power modules. With optimal trade-off between conduction and switching energy, these new IPMs deliver increased efficiency over a range of application power outputs up to 1.5 kW, together with outstanding robustness and EMI radiation.

End motor control design headaches with our updated SDK and friendly GUI

STSW-STM32100The new release of our STM32 PMSM FOC SDK (STSW-STM32100) now supports our new range of affordable and versatile SLLIMM™ motor control power boards. Using the ST MC Workbench (included) with motor profiler and one-touch tuning for a fast startup of unknown motors, developers can tweak application variables and monitor performance in real time.

Find the best solution for your single BLDC/PMSM motor control application

X-NUCLEO-IHM07MBased on the L6230 DMOS driver, the X-NUCLEO-IHM07M driver expansion board for 3-phase brushless DC motors is fully configurable and ready to support field-oriented-control (FOC) and six-step driving methods for motors with speed sensors as well as for sensor-less solutions.

Plug and spin brushless DC motors in just a few seconds

P-NUCLEO-IHM001This video shows how you can ‘plug and spin’ synchronous motors implementing efficient field-oriented-control (FOC) without any dedicated skills or additional equipment using ST's new Motor Control Nucleo Pack (P-NUCLEO-IHM001). In addition to a Nucleo board and a motor, this starter kit includes a new free-of-charge software algorithm to help engineers and hobbyists implement efficient vector control in a very short time for motor-driven projects such as drones, appliances, E-bikes, home-automation, health care, and industrial machinery.

http://links.st-microelectronics.mkt5947.com/servlet/MailView?ms=MTI2MDI2MDIS1&r=NjkwODIzNjE5MDMS1&j=NjYzNTcwNjAyS0&mt=1&rt=0

MultiClet процессор с динамической реконфигурацией

Added by Yuriy Sharopin over 2 years ago

Первый в мире процессор с динамической реконфигурацией

Компания «Мультиклет» объявила о выпуске первой партии новых уникальных мультиклеточных процессоров MultiClet R1 c возможностью динамической реконфигурации (способностью клеток объединяться в группы).

Разработчики утверждают, что процессоры с мультиклеточной архитектурой – единственный тип процессоров, в которых принципиально возможна динамическая реконфигурация процессора в ходе выполнения алгоритма решения потока задач, что дает возможность клеткам ядра заниматься одновременно решением разных задач.

Динамическая реконфигурация реализована в процессоре серии MultiClet R1 таким образом, что схема управления потоками заранее, до начала выполнения задачи, задается программистом. В процессе выполнения задач программистом могут быть задействованы 1, 2, 3 или 4 клетки, при этом незадействованные клетки могут выполнять другие задачи. Таким образом, MultiClet R1 может заменить собой до 4-х обычных микроконтроллеров.

Дополнительным несомненным достоинством динамической реконфигурации является значительное снижение энергопотребления.

Основные параметры MCp042R100102-LQ256

Ядро MCp042R1
Количество клеток 4
Архитектура мультиклеточная
Тип корпуса LQFP-256 28х28 мм
Разрядность 32/64 бит
Тактовая частота 100 МГц
PLL (вход. частота 8-16 МГц) +
Производительность 2.4 Гфлопс
Память данных 256 КиБ
Память программ 256 КиБ
Напряжение питания
периферии – 3.3 В
Максимальное энергопотребление (на FFT) 1.05 Ватт
Энергопотребление на смеси 75%DMAC+25%ADD (Typical Sine Wave Data Switching) 0.63 Ватт
Блок вычислений чисел с плавающей запятой (двойной точности IEEE – 754 FPU) +
ЦАП 100М преобр./сек.12 бит
АЦП 2х4 канала:48К преобр./сек.16 бит
Диапазон рабочих температур -40…125°С (окончание I)
-60…125°С (окончание M)

Для работы с процессором MultiClet R1 предлагается комплект программного обеспечения для Windows и Linux в составе:

ассемблера, компилятора языка C, операционной системы жесткого реального времени FreeRTOS, инсталлятора IDE-Geany с включенным в него плагином MC-DBG,
драйвера JTAG,
библиотеки для работы с периферийными устройствами,
редактора связей функциональной модели и др.

Процессор R1 может быть востребован на различных радиотехнических предприятиях, а также в космической и авиационной отрасли.

"Байкал Электроникс» представил процессор Baikal-T1 " (1 comment)

Added by Кирилл Петров over 2 years ago

«Байкал Электроникс», российский разработчик интегральных схем, дочерняя компания «Т-Платформы», объявила о выпуске первой отечественной системе на кристалле с большим набором современных высокоскоростных интерфейсов.

Новейшие российские двухъядерные процессоры «Байкал Т1» с архитектурой MIPS разработаны по техпроцессу 28нм и соответствуют самым современным требованиям к производительности и энергопотреблению промышленной электроники. Инженерные образцы Baikal-Т1 доступны для разработчиков начиная с 1 июня 2015 года. Процессор поставляется в комплекте со средствами разработки программного обеспечения.

Основные характеристики Baikal-Т1:

- 2 суперскалярных ядра P5600 MIPS 32 r5
- Рабочая частота 1,2 ГГц
- Кэш L2 1 Мбайт
- Контроллер памяти DDR3-1600

Интегрированные интерфейсы:
- 1 порт 10Gb Ethernet
- 2 порта 1Gb Ethernet
- контроллер PCIe Gen.3 х4
- 2 порта SATA 3.0
- USB 2.0

Энергопотребление менее 5Вт; Технологический процесс 28 нанометров; Корпус 25х25 мм

Разработка реализована при активной поддержке Министерства промышленности и торговли РФ с привлечением средств Федеральной целевой программы «Развитие электронной компонентной базы и радиоэлектроники на 2008 — 2015 гг.» Министерства промышленности и торговли РФ, а также инвестиций ООО «Т-Нано» и ОАО «Т-Платформы».

Процессоры разработаны в России, производство осуществляется на заводе на Тайване. В «Байкале» рассчитывают на интерес со стороны широкого числа отечественных и зарубежных организаций.

Материнская компания «Т-Платформы» уже представила полнофункциональный инженерный образец российской системы числового программного управления «Ресурс-30» на стенде АО «Станкопром» в рамках выставки «Металлообработка—2015», проходящей 25-29 мая в ЦВК «Экспоцентр». «Ресурс-30» является первой системой ЧПУ, где не только все схемотехнические и механические решения конструктива, но и микропроцессоры блока управления разработаны в России.

На выставке в ходе визита на стенд «Станкопрома» первого заместителя Министра промышленности и торговли РФ Г. С. Никитина был подписан договор о создании совместного предприятия между АО «Станкопром» и Группой «Т-Платформы». Инвестиционный проект на сумму более 300 млн руб. имеет целью создание в России собственного производства отечественных систем ЧПУ. Новые устройства смогут применяться как для импортозамещения и модернизации СЧПУ на уже установленных станках, в т.ч. импортных, так и для оснащения отечественных станков нового поколения, разрабатываемых АО «Станкопром».

Комментируя выпуск инженерных образцов, технический директор «Байкал Электроникс» Григорий Хренов отметил: «Без преувеличения появление Baikal-Т1— это серьезная веха для российской микроэлектронной отрасли. Наши специалисты создали не просто процессор, а первую отечественную систему на кристалле с большим набором современных высокоскоростных интерфейсов. Важно отметить, что это также первая в мире реализация новейшей версии ядра Warrior P-class P5600 популярной процессорной архитектуры MIPS, ориентированной на рынки коммуникационных решений и встроенных систем. Это позволяет Baikal-T1 занять место в обширной экосистеме, которая развивается уже более 30 лет и имеет значительный потенциал на растущих рынках. Еще одной отличительной чертой системы является возможность создавать на ее базе решения с пассивным охлаждением. Baikal-Т1 — отечественная разработка, все блоки которой, в том числе лицензионные, есть в исходных кодах, что является гарантией высокого уровня безопасности продукта».!https://pp.vk.me/c543105/v543105581/10a48/gsr9xtGDdTo.jpg ! ,

http://club.cnews.ru/blogs/entry/bajkal_elektroniks_predstavil_protsessor_baikalt1_

Мультиклет vs потоковая машина

Added by Yuriy Sharopin over 2 years ago

О принципиальном отличии мультиклеточной архитектуры от потоковых машин, EDGE, CISC, RISC, VLIW – архитектур и их модификаций

Когда мы говорим о мультиклеточной архитектуре, мы позиционируем ее как принципиально новое направление в создании процессорных устройств. Но наши оппоненты говорят, что это либо еще одна реализация DF, либо EDGE -архитектура, что-нибудь многоядерное и тому подобное. Попробуем ответить на вопрос – «в чем принципиальная новизна мультиклеточной архитектуры, и чем она отличается от уже известных?»

Как известно, функционирование любого процессора – это выполнение некоторой информационно связанной последовательности команд. В свою очередь, информационная связность предполагает наличие команд–источников результатов и наличие команд–приемников этих результатов.

Существует два возможных типа связи – опосредованная (косвенная) и непосредственная.

равнение мультиклеточной и многоядерной фоннеймановсктй архитектур

В случае опосредованной связи для передачи информации (результата) между источником и приемником используется запоминающая среда (регистры, память). Результат запоминается, и только после этого он становится доступен другим командам, но уже как значение некоторого элемента запоминающей среды. При этом, естественно, результат отчуждается, т.е. теряется связь с командой – источником. Опосредованная связь используется в фон-неймановских процессорах и ключевой принцип построения данных процессоров, а именно принцип последовательного программного управления, при котором решение процессором некоторой задачи достигается пошаговым целенаправленным изменением его состояния – прямое следствие использования этого вида связи. Этот процесс изменения состояний является результатом исполнения последовательности команд строго в заданном порядке. Порядок исполнения задается программистом в процессе программирования и может быть реализован либо принудительным, либо естественным способом выборки команд на исполнение.

Принудительный способ выборки не налагает каких-либо ограничений на размещение команд в памяти, но требует, чтобы в каждом командном слове было выделено поле, в котором должен быть записан адрес следующей исполняемой команды. В настоящее время он практически не используется.

Естественный способ выборки – диаметрально противоположное решение. При этом способе команды размещаются в памяти последовательно, одна за другой в том порядке, в котором планируется их исполнение. Поле с адресом следующей исполняемой команды используется только в командах передачи управления, когда необходимо перейти после завершения исполнения одной выполняемой последовательности команд к другой.

Существует достаточно много вариантов реализации фон-неймановской модели. Как правило, все они направлены на решение одной и той же задачи, а именно, на повышение производительности процессора, но решают они ее разными методами.

Например: конвейерные процессоры за счет совмещения выполнения потока команд во времени при использовании одного исполнительного устройства; RISC процессоры – сокращая объем реализуемых операций и, следовательно, время выполнения одной команды; CISC процессоры – увеличивая объем операций выполняемых одной командой и, соответственно, время, но при этом уменьшая общее количество выполняемых команд.

За счет совмещения выполнения команд в пространстве, т.е. на нескольких исполнительных устройствах, обеспечивают повышение производительности суперскалярные, многоядерные и VLIW процессоры. При этом в суперскалярных процессорах задача распределения потока команд по исполнительным устройствам решается преимущественно аппаратным способом, а в многоядерных и VLIW процессорах – программным.

В конкретных реализациях эти и другие методы могут сочетаться. RISC и CISC процессоры обычно имеют конвейерную организацию, но отличаются длиной конвейера. Конвейер также широко используется для сокращения времени выполнения потока команд поступающего к исполнительному устройству в суперскалярных процессорах. Наиболее совершенные способы организации конвейера не только реализуют совмещение выполнения потока команд во времени, но и обеспечивают переупорядочивание команд в конвейере для устранения конфликтов по данным между ступенями конвейера. В этом случае команда в конвейере выдается на исполнение не по очереди, а по готовности. Наиболее известны две схемы, реализующие такое переупорядочивание команд. Это схема централизованного окна команд и распределенная схема Томасуло.

Сочетанием методов отличается и проект TRIPS, архитектуру которого авторы относят к EDGE-архитектуре – явного исполнения графа потока данных. Кристалл имеет два функциональных блока, каждый из которых является фактически VLIW процессором, содержащим 16 (4х4) 64-разрядных АЛУ с плавающей точкой, которые работают как DF машина. От традиционной DF машины они отличаются тем, что команды загружаются во все АЛУ одновременно, но процесс их выполнения как в DF машине – асинхронный, по готовности операндов.

Следует отметить, что как использование методов распараллеливания в суперскалярных или в VLIW процессорах, так и методов переупорядочивания команд в конвейере, которые меняют очередность исполнения команд, или методов исполнения команд «по готовности» – не отменяет ключевого принципа фон-неймановской модели – упорядоченного изменения состояния процессора. Вне зависимости от очередности исполнения команд, формируемые ими состояния процессора реализуются в той последовательности, в которой эти команды были размещены в памяти, а не исполнены. Этот принцип ограничивает возможности указанных методов и увеличивает аппаратные затраты на их реализацию, а также требует решения сложной задачи распараллеливания при использовании более чем одного процессора для выполнения программы.

Непосредственная информационная связь предполагает, что результат поступает командам – приемникам и после приема он становится частью этих команд. Т.о. результат существует только в момент передачи, и после передачи он исчезает.

Возможны всего два способа реализации непосредственной информационной связи – адресная рассылка и широковещательная рассылка.

При адресной рассылке результат передается конкретной команде – приемнику. Инициатором передачи является команда – источник результата.

При широковещательной рассылке все результаты передаются всем. Для выбора требуемых результаты при этом именуются, т.е. каждому результату дается индивидуальное имя, которое однозначно привязывает его к команде – источнику. Команда – приемник осуществляет отбор требуемых ей результатов по имени из общего потока результатов.

Использование адресной рассылки – ключевой принцип построения DF процессоров. Каждое командное слово такого процессора, как правило, содержит код операции, поля операндов, адрес командного слова, которому передается результат выполненной операции, и номер операнда, в поле которого будет размещено полученное значение. В результате, последовательность команд в программе неупорядочена и в принципе может быть размещена в памяти программ произвольным образом. Команда выбирается и выполняется «по готовности операндов», т.е. тогда, когда ею получены все результаты выполнения других команд, необходимые для осуществления данной команды. Принцип исполнения команд потокового процессора «по готовности операндов» позволяет реализовать параллелизм «естественным» образом – без решения задачи распараллеливания, но требует для этого использования специальных языков программирования (языков с однократным присваиванием).

Редукционная модель процессора также использует адресную рассылку, но она задается в командном слове указанием адреса команды, результат выполнения которой используется данной командой в качестве операнда. В этом случае команды выбираются из памяти и исполняются «по запросу команды» Такая модель тоже позволяет отказаться от упорядоченности команд и, следовательно, они могут быть размещены в памяти произвольным образом. Как и потоковая, редукционная модель также обеспечивает «естественную» реализацию параллелизма, но при этом также требует использования для написания программ специальных языков, а именно языков функционального программирования.

Все потенциальные достоинства DF (потоковых) и редукционных процессоров связаны с использованием непосредственных информационных связей, а все их недостатки изначально предопределены использованием адресной рассылки. Многочисленные попытки модифицировать адресную рассылку не изменяли суть данного метода (например, ввод тегов – это виртуальное расширение адреса («адрес» & «тег»), а не смена парадигмы), но свидетельствовали о весомости потенциальных преимуществ. Тем не менее, как первые, так и вторые практически остались на уровне исследовательских проектов.

Принципиальной основой мультиклеточной архитектуры является широковещательная рассылка. Реализация непосредственных информационных связей с использованием данной рассылки позволяет сохранить все те преимущества, которые связаны с непосредственными связями, и устранить все те недостатки, которые присущи адресной рассылке. Более того, появляются новые возможности, недостижимые как для фон-неймановской модели, так и для DF процессоров (см. также материалы сайта www.multiclet.com).

https://www.terraelectronica.ru/news_utr.php?ID=111

«ЭЛВИС» победил в престижном конкурсе «Золотой чип»

Added by Yuriy Sharopin over 2 years ago

ОАО НПЦ «ЭЛВИС» победил в престижном конкурсе «Золотой чип», проводимом по инициативе и при поддержке Департамента радиоэлектронной промышленности Министерства промышленности и торговли Российской Федерации.
Наград удостоился радиационно-стойкий многоядерный микропроцессор 1892ВМ15Ф в следующих номинациях:

  • 1 место «За вклад в развитие Российской электроники»;
  • 2 место «За успехи в импортозамещении».

1892ВМ15Ф обладает производительностью свыше 8 GFLOPs и обеспечивает импортозамещение большинства радиационно-стойких процессоров (зарубежные процессоры имеют производительность до 2 GFLOPs). В отличие от зарубежных аналогов имеет тройное резервирование не только регистров CPU, но и системы синхронизации.

Разработан и изготовлен полностью на территории РФ на базе радиационно-стойкой библиотеки MK180RT (проект MK180RT занял 1 место в конкурсе «Золотой чип» в 2014 году).

http://multicore.ru
Для получения подробной информации обратитесь
к специалистам компании НПЦ «ЭЛВИС» по телефонам:
+7 (495) 913-32-51 или +7 (499) 729-71-10 доб.114
или по электронной почте

Перенос занятий

Added by Yuriy Sharopin almost 3 years ago

Завтра 10.02.2015 занятия по МПСАУ переносятся на следующую неделю 19.02.2015
Я в командировке.

Эльбрус-3

Added by Yuriy Sharopin almost 3 years ago

..23 опреации за такт..

Математики Южного федерального университета работают над усовершенствованием микропроцессора «Эльбрус-3»...

http://www.sdelanounas.ru/blogs/8684/

« Previous 1 2 3 4 5 ... 9 Next »

Also available in: Atom